Загрузка страницы

Ускорение обработки данных 1С на FPGA-ускорителях Xilinx Alveo. Вебинар

Ускорение обработки данных на примере типовой конфигурации платформы 1С:Предприятие 8.3 в части получения остатков по регистру накопления без использования виртуальных таблиц. Демо-проект реализован с использованием FPGA-ускорителя Xilinx Alveo U280. В качестве источника данных BigData использована типовая конфигурация платформы 1С в варианте клиент-сервер на базе PostgreSQL v.11 под управлением ОС Ubuntu 18.04

План вебинара:
0:25 - Приветствие
1:44 - Описание проблемы производительности базы данных при обработке BigData в ERP системах 1С
4:27 - Обзор FPGA-ускорителей Xilinx Alveo, практика применения многоядерной программируемой архитектуры для параллельной обработки данных
12:40 - Описание практической параллельной обработки данных, полученных из 1С, с помощью FPGA-ускорителя Xilinx Alveo
17:17 - Демонстрация приложения для 1С:Предприятия для сравнительного анализа решений
30:57 - Сравнение результатов времени обработки данных средствами СУБД на процессоре Intel(R) Core(TM) i7-8700 CPU @ 3.20GHz и на ускорителе Xilinx Alveo U280
СУБД на процессоре Intel(R) Core(TM) i7-8700 CPU @ 3.20GHz и на ускорителе Xilinx Alveo U280
35:30 - Обзор прочих сфер применения ускорителей Xilinx Alveo при обработке BigData
41:00 - Заключение и выводы
42:50 - Ответы на вопросы

Записывайтесь на семинары
https://macrosolutions.ru/
Подпишитесь на сайте на наши новости, чтобы узнавать о новых продуктах и мероприятиях.

Ведущий вебинара – Хасанов Виталий, ведущий разработчик ПО компании «МакроСолюшнс».

Компания Макро Групп является официальным партнером Xilinx в России и странах СНГ.

#1C #fpga #PostgreSQL #bigdata #СУБД #alveo #ERP #Ubuntu #xilinx #macrosolutions

Видео Ускорение обработки данных 1С на FPGA-ускорителях Xilinx Alveo. Вебинар канала Макро Групп
Показать
Комментарии отсутствуют
Введите заголовок:

Введите адрес ссылки:

Введите адрес видео с YouTube:

Зарегистрируйтесь или войдите с
Информация о видео
12 мая 2021 г. 15:05:34
01:00:17
Другие видео канала
«Временные ограничения и анализ в Vivado» – совместный вебинар Макро Групп и PLC2«Временные ограничения и анализ в Vivado» – совместный вебинар Макро Групп и PLC2Как запустить Linux на SoC Zynq-7000 от Xilinx? На примере отладки ZedBoardКак запустить Linux на SoC Zynq-7000 от Xilinx? На примере отладки ZedBoardСистемы на кристалле на базе IP ядер RISС V – реализация на ПЛИС XilinxСистемы на кристалле на базе IP ядер RISС V – реализация на ПЛИС Xilinx1. ПЛИС (FPGA) Введение1. ПЛИС (FPGA) ВведениеКак создать IP ядро (IP core) и интегрировать в проект на ПЛИС Xilinx?Как создать IP ядро (IP core) и интегрировать в проект на ПЛИС Xilinx?Перевод проектов с ПЛИС и СНК Xilinx серии 7 на UltraScale/UltraScale+. Вебинар 29.06.2021Перевод проектов с ПЛИС и СНК Xilinx серии 7 на UltraScale/UltraScale+. Вебинар 29.06.2021Выбор ПЛИС и СнК Xilinx для разработки с учётом жизненного цикла, ограничений на поставку и ввозВыбор ПЛИС и СнК Xilinx для разработки с учётом жизненного цикла, ограничений на поставку и ввозСистемы-на-Модуле (SoM) от Trenz Electronic для создания устройств на ПЛИС Xilinx. ВебинарСистемы-на-Модуле (SoM) от Trenz Electronic для создания устройств на ПЛИС Xilinx. ВебинарSoM-модули Kria – ускорение и удешевление разработки устройств с машинным зрением и ИИSoM-модули Kria – ускорение и удешевление разработки устройств с машинным зрением и ИИVitis – новейшая среда высокоуровневой разработки от Xilinx и аппаратные платформы Versal и AlveoVitis – новейшая среда высокоуровневой разработки от Xilinx и аппаратные платформы Versal и AlveoНачало работы с Xilinx Vivado HLSНачало работы с Xilinx Vivado HLSКак начать работать с ARTY в Xilinx Vivado: от «нуля» до работающего проектаКак начать работать с ARTY в Xilinx Vivado: от «нуля» до работающего проекта1С управление торговлей. Пошаговая схема работы в 1С управление торговлей1С управление торговлей. Пошаговая схема работы в 1С управление торговлейКак верифицировать и отлаживать ПЛИС Xilinx. Симуляции и отладка в среде Xilinx VivadoКак верифицировать и отлаживать ПЛИС Xilinx. Симуляции и отладка в среде Xilinx Vivado2. Выбор конкретной FPGA из большого разнообразия2. Выбор конкретной FPGA из большого разнообразияСистема на кристалле Zynq-7000 от Xilinx. Обзор архитектуры и принципы проектированияСистема на кристалле Zynq-7000 от Xilinx. Обзор архитектуры и принципы проектированияКак всегда иметь деньги. Личные финансы. Деньги есть всегда. Финансовая грамотностьКак всегда иметь деньги. Личные финансы. Деньги есть всегда. Финансовая грамотность1С Склад Приход Перемещение Списание1С Склад Приход Перемещение СписаниеЯзык TCL в проектировании на Xilinx. ВебинарЯзык TCL в проектировании на Xilinx. ВебинарВиталий Онянов - Разработка ERP-системВиталий Онянов - Разработка ERP-систем
Яндекс.Метрика