Загрузка страницы

Vitis – новейшая среда высокоуровневой разработки от Xilinx и аппаратные платформы Versal и Alveo

Материалы вебинара https://bit.ly/3dE53R4

На вебинаре мы познакомились с новой средой разработки Vitis, в которой реализована парадигма высокоуровневого проектирования, а так же с двумя новыми аппаратными платформами от #Xilinx – Versal и Alveo, для которых разработка в среде Vitis наиболее эффективна.

Платформа Versal является системой на кристалле, выполненной по 7 нм технологическому процессу и обладающей рядом аппаратных решений, примененных впервые. Это делает её идеальной платформой для проектирования оконечных и автономных устройств.

Ускорительные платы Xilinx Alveo – мощное средство повышения эффективности рабочих станций и серверных/облачных решений, обеспечивающее существенные преимущества при решении вычислительных задач при одновременном уменьшении энергопотребления. В качестве практического примера будет продемонстрирована биномиальная модель ценообразования опционов в среде Vitis с оптимизацией кода под ускорители Alveo.

Вебинар предназначен как для разработчиков для #ПЛИС и #СнК, желающих повысить свою продуктивность с помощью средств высокоуровневого проектирования, так и для программистов, ищущих возможности повышения производительности своих компьютерных систем с помощью адаптируемых аппаратных ускорителей Xilinx Alveo.

Программа вебинара:
6:44 - технология высокоуровневого проектирования (#HLS) – что это такое
сравнение с традиционными средствами разработки для ПЛИС, преимущества, особенности и недостатки HLS
9:05 - основные документы HLS
9:38 - Xilinx Vitis – единая среда высокоуровневого проектирования для ПЛИС и СнК Xilinx
целевые платформы #Vitis (Vitis Target platforms)
10:30 - Структура Vitis
17:10 - ACAP VERSAL - Первая в мире Адаптивная Платформа Ускорения Вычисления, назначение, номенклатура, архитектурные особенности
24:46 - Отладочные платы #ACAP #VERSAL
24:45 - Ускорители Xilinx ALVEO для серверных и облачных вычислений, области их применения
32:56 - VITIS XRT - Xilinx Run Time
34:54 - вертикальная интеграция в Vitis: реализация нейронных сетей на платформах Versal и Alveo
35:27 - Нейронные сети
35:59 - Пример вертикальной интеграции в Vitis
36:35 - Структура VITIS AI
44:20 - Xilinx VITIS пример #разработки
44:29 - Демонстрация разработки: Биноминальная модель ценообразования опциона с оптимизацией кода под ускорители Alveo.
46:22 - Топология и обзор производительности. Цели повышения производительности решения на базе Xilinx Alveo
47:38 - Vitis ускорение: Биноминальная модель ценообразования опциона.
48:02 - Замер производительности HW / SW Resources
55:39 - Фаза 1. Оптимизация передачи Хост - Глобальная память
57:39 - Фаза 2. Оптимизация ядра
1:06:36 - Фаза 2 Шаг 2. Распараллелить тестовую векторную обработку
1:12:28 - Фаза 3. Использование множественных вычислительных блоков (CU)
1:14:24 - Результаты использования

Ведущие вебинара:
Владимир Викулин, инженер по применению Xilinx (FAE)
Виталий Хасанов, программист

Компания «Макро Групп» ВКонтакте https://vk.com/macrogroupspb
Компания «Макро Групп» в Twitter https://twitter.com/macrogroupru
Компания «Макро Групп» в FaceBook https://www.facebook.com/MacroGroup.Ru/

Записывайтесь на семинары по продуктам Xilinx.
https://www.macrogroup.ru/news
Подпишитесь на сайте на наши новости, чтобы узнавать о новых продуктах и мероприятиях.

Любые вопросы по участию в семинаре и по продукции #Xilinx задайте Дмитрию Хорькову по телефону +7 800 333-06-05 (доб. 233) или через форму на сайте Макро Групп.

Компания Макро Групп является официальным партнером Xilinx в России и странах СНГ.

Видео Vitis – новейшая среда высокоуровневой разработки от Xilinx и аппаратные платформы Versal и Alveo канала Макро Групп
Показать
Комментарии отсутствуют
Введите заголовок:

Введите адрес ссылки:

Введите адрес видео с YouTube:

Зарегистрируйтесь или войдите с
Информация о видео
8 апреля 2020 г. 13:00:01
01:26:40
Другие видео канала
Запуск Linux на SoC Zynq 7000 от Xilinx на примере ZedBoard. Улучшенное качество видеоЗапуск Linux на SoC Zynq 7000 от Xilinx на примере ZedBoard. Улучшенное качество видеоПеревод проектов с ПЛИС и СНК Xilinx серии 7 на UltraScale/UltraScale+. Вебинар 29.06.2021Перевод проектов с ПЛИС и СНК Xilinx серии 7 на UltraScale/UltraScale+. Вебинар 29.06.2021Как создать IP ядро (IP core) и интегрировать в проект на ПЛИС Xilinx?Как создать IP ядро (IP core) и интегрировать в проект на ПЛИС Xilinx?FPGA Twitch 03 - Введение в высокоуровневый синтез - High Level Synthesis (часть 1 из 2)FPGA Twitch 03 - Введение в высокоуровневый синтез - High Level Synthesis (часть 1 из 2)Building Accelerated Applications with VitisBuilding Accelerated Applications with VitisAXI Memory Mapped Interfaces & Hardware Debugging in Vivado (Lesson 5)AXI Memory Mapped Interfaces & Hardware Debugging in Vivado (Lesson 5)Как начать работать с ARTY в Xilinx Vivado: от «нуля» до работающего проектаКак начать работать с ARTY в Xilinx Vivado: от «нуля» до работающего проектаТестирование Программного Обеспечения 1 - Михаил Портнов - Portnov Computer School - Школа ПортноваТестирование Программного Обеспечения 1 - Михаил Портнов - Portnov Computer School - Школа ПортноваVitis Beginner Tutorial- Creating GPIO projectVitis Beginner Tutorial- Creating GPIO projectU50C ETH Demo Video - 2U50C ETH Demo Video - 2Высокоуровневое проектирование на платформе Xilinx. Проектирование ПЛИС Xilinx на языке С/C++Высокоуровневое проектирование на платформе Xilinx. Проектирование ПЛИС Xilinx на языке С/C++Как запустить Linux на SoC Zynq-7000 от Xilinx? На примере отладки ZedBoardКак запустить Linux на SoC Zynq-7000 от Xilinx? На примере отладки ZedBoardМакет "Умного дома". "Умный дом" быстро на ESP32. | Совместный вебинар "Макро Групп" и MGBOTМакет "Умного дома". "Умный дом" быстро на ESP32. | Совместный вебинар "Макро Групп" и MGBOT5. Управление IT-проектами и продуктом. Методологии разработки программного обеспечения | Технострим5. Управление IT-проектами и продуктом. Методологии разработки программного обеспечения | ТехностримHello world video using Xilinx Zynq, Vivado 2020, and VitisHello world video using Xilinx Zynq, Vivado 2020, and VitisФункциональные блоки СВЧ устройств  Неограниченные возможности при отсутствии лицензийФункциональные блоки СВЧ устройств Неограниченные возможности при отсутствии лицензийЛего кирпич тм5Bricks Новый цех ТехнологияЛего кирпич тм5Bricks Новый цех ТехнологияСистемы-на-Модуле (SoM) от Trenz Electronic для создания устройств на ПЛИС Xilinx. ВебинарСистемы-на-Модуле (SoM) от Trenz Electronic для создания устройств на ПЛИС Xilinx. ВебинарXilinx Vivado Artix7 Fpga Microblaze Basic Design using Vivado 2019 CModA7 Vitis SDKXilinx Vivado Artix7 Fpga Microblaze Basic Design using Vivado 2019 CModA7 Vitis SDKЛекция №1 "Что умеют FPGA и зачем они нужны?"Лекция №1 "Что умеют FPGA и зачем они нужны?"
Яндекс.Метрика