Exemplo Verilog - Shift Register

Simulação no Quartus II - Modelsim. Esse vídeo faz parte da playlist onde será construída do zero, uma CPU MIPS de ciclo único.

Índice da aula
-----------------------
0:00 Introdução
0:19 Animação shift register
1:36 código em verilog
4:55 waveform
9:10 Demonstração na placa

https://youtube.com/playlist?list=PLKM6TRQ8YHKfgnljhJUu1f4dJsxcXkhom
#Verilog #HDL #fpga

Видео Exemplo Verilog - Shift Register канала Prof. Rafael Lima D.Sc.