Viernes de Ensamblador | Parte 4: Memoria, Memoria, Memoria, ¡Debemos Entender Memoria!

Referencia RISC-V: https://dejazzer.com/coen2710/lectures/RISC-V-Reference-Data-Green-Card.pdf
Git: https://github.com/ernestoriv7/ViernesDeEnsamblador
Simulador RARS: https://github.com/TheThirdOne/rars
En Viernes de Ensamblador, exploramos el lenguaje ensamblador RISC V de forma clara, visual y directa. En esta serie de shorts, aprenderás cómo funciona una arquitectura RISC, cómo piensa la CPU, qué son los registros RISC V, la memoria y el ciclo de ejecución de instrucciones en procesadores modernos y abiertos.
#ViernesDeEnsamblador #RISCV #RiscVAssembly #Ensamblador #Programación #ArquitecturaRISC #CPU #Registros #Ingeniería #IngenieríaEnComputación #BajoNivel #ComputerArchitecture #OpenHardware #Programadores #EducaciónSTEM #AssemblyLanguage #SistemasEmbebidos #ProgramaciónDesdeCero #EraIngeniería #Shorts

Видео Viernes de Ensamblador | Parte 4: Memoria, Memoria, Memoria, ¡Debemos Entender Memoria! канала ERA Ingeniería