Project UAS Pesisdig 1 | Display 7-Segment Menggunakan Verilog & K-Map | Muhamad Rizky 2411512036

Video ini merupakan presentasi Tugas Akhir Pengganti UAS mata kuliah Sistem Digital mengenai perancangan dan implementasi Decoder 3-Bit ke Display 7-Segment menggunakan metode Karnaugh Map (K-Map) dan Verilog Structural.

Pada proyek ini dilakukan beberapa tahapan, yaitu:
• Penyusunan truth table berdasarkan spesifikasi karakter yang ditampilkan
• Penyederhanaan fungsi Boolean menggunakan Karnaugh Map
• Pembentukan persamaan Sum of Products (SOP) minimal
• Perancangan rangkaian logika menggunakan gerbang AND, OR, dan NOT
• Implementasi desain menggunakan Verilog Structural
• Pembuatan testbench untuk pengujian seluruh kombinasi input
• Verifikasi hasil simulasi menggunakan ModelSim

Karakter yang ditampilkan pada display 7-segment terdiri dari:
NIM : 6302
Nama : RIZK (dengan penyesuaian karakter pada display 7-segment)

Hasil simulasi menunjukkan bahwa seluruh kombinasi input 3-bit berhasil menghasilkan keluaran sesuai dengan truth table yang telah dirancang.

Identitas Mahasiswa:
Nama : Muhammad Rizky
Mata Kuliah : Perancangan Sistem Digital
Topik : Decoder 3-Bit ke Display 7-Segment Menggunakan Verilog Structural

Terima kasih telah menonton.

Видео Project UAS Pesisdig 1 | Display 7-Segment Menggunakan Verilog & K-Map | Muhamad Rizky 2411512036 канала Muhamad Rizky