Загрузка...

Direct RF SoM on Agilex 9 | High-Speed RF Design

High-speed RF system-on-module with integrated ADC/DAC and FPGA processing.

Видео Direct RF SoM on Agilex 9 | High-Speed RF Design канала Altera
Agilex 9 RF FPGA Direct RF ADC DAC 64GSPS signal processing
Комментарии отсутствуют
Зарегистрируйтесь или войдите с
Информация о видео
1 мая 2026 г. 1:58:49
00:02:29
Altera
Теги
Правообладателям
Жалоба на материал Недопустимый материал Нарушение авторских прав
Комментарии
Поделиться
Другие видео канала

EETimes AI Everywhere - Lowering TCO of Transformers and Feature Extraction for Edge AI SolutionsEETimes AI Everywhere - Lowering TCO of Transformers and Feature Extraction for Edge AI Solutions

Nios® V/g Processor Custom InstructionsNios® V/g Processor Custom Instructions

Our History of InnovationOur History of Innovation

Altera Recap Q4-2025: Accelerating innovation from edge to cloudAltera Recap Q4-2025: Accelerating innovation from edge to cloud

Influencer Ronald van Loon interviews Altera CEO, Sandra Rivera and Exor CEO, Claudio Ambra.Influencer Ronald van Loon interviews Altera CEO, Sandra Rivera and Exor CEO, Claudio Ambra.

Using Intel® Simics® Simulator and Ashling* RiscFree* IDE for Intel® FPGAsUsing Intel® Simics® Simulator and Ashling* RiscFree* IDE for Intel® FPGAs

Session: Unlocking Agilex FPGA Memory PotentialSession: Unlocking Agilex FPGA Memory Potential

Altera Innovators Day 2025Altera Innovators Day 2025

Intel Agilex® 5 FPGA GTS トランシーバーの基本Intel Agilex® 5 FPGA GTS トランシーバーの基本

Innovators Forum: Building the Future with Partners and CustomersInnovators Forum: Building the Future with Partners and Customers

Flexible AI at the Edge with Altera CEO Sandra Rivera | Embedded World 2025 KeynoteFlexible AI at the Edge with Altera CEO Sandra Rivera | Embedded World 2025 Keynote

Accelerating AI Workloads with Agilex™ 3 FPGAs and SoCsAccelerating AI Workloads with Agilex™ 3 FPGAs and SoCs

Using Nios® V and the RiscFree® IDE and Debugger for Intel® FPGAs "Ask an Expert" June 28, 2022Using Nios® V and the RiscFree® IDE and Debugger for Intel® FPGAs "Ask an Expert" June 28, 2022

SHIP Prototype Delivery Message - Pat GelsingerSHIP Prototype Delivery Message - Pat Gelsinger

Up Down Cross Conversion (UDX) Demo on Intel Agilex® 7 FPGA I-Series SoC Development Kit VideoUp Down Cross Conversion (UDX) Demo on Intel Agilex® 7 FPGA I-Series SoC Development Kit Video

Intel® Hyperflex™ FPGA Architecture Design: Analyzing Critical ChainsIntel® Hyperflex™ FPGA Architecture Design: Analyzing Critical Chains

Introduction to Hyper-PipeliningIntroduction to Hyper-Pipelining

AI-based Image Classification Using Agilex 5 FPGAAI-based Image Classification Using Agilex 5 FPGA

New Intel® Agilex™ D-series FPGAsNew Intel® Agilex™ D-series FPGAs

Demo: Safety-Critical Systems on Agilex™ 5 SoC FPGAs | Secure Multi-OS HostingDemo: Safety-Critical Systems on Agilex™ 5 SoC FPGAs | Secure Multi-OS Hosting

Unboxing the Agilex™ 5 FPGA E-Series 065B Premium Development KitUnboxing the Agilex™ 5 FPGA E-Series 065B Premium Development Kit

Яндекс.Метрика
© 2008-2026 «Информационно-развлекательный портал города Верхняя Салда»
salda.ws@mail.ru salda_ws Контакты Карта портала Сообщить об ошибке Соглашения Пользовательское соглашение Соглашение о конфиденциальности Согласие на обработку персональных данных Информация для правообладателей Об использовании Cookies
Все заметки Новая заметка Страницу в заметки
Страницу в закладки Мои закладки
На информационно-развлекательном портале SALDA.WS применяются cookie-файлы. Нажимая кнопку Принять, вы подтверждаете свое согласие на их использование.
О CookiesНапомнить позжеПринять