Загрузка...

Webinar Enclustra: "Doubling RFSoC ADC Rate from 5 Gsps to 10 Gsps"

Join us to learn how Enclustra doubled the RFSoC ADC rate from 5 Gsps to 10 Gsps using digital interleaving on Andromeda XRU50 RFSoC built around AMD’s Zynq™ UltraScale+™ RFSoC. Dr. Harry Commin, Lead FPGA/SoC Firmware Engineer at Enclustra, presents practical results and insights for wideband data acquisition, SDR, and advanced RF applications.

Download the expert presentation here: https://www.enclustra.com/en/company/publications/doubling-rfsoc-adc-rate-from-5-gsps-to-10-gsps-presentation/?utm_source=youtube&utm_medium=youtube&utm_campaign=Oct25

Видео Webinar Enclustra: "Doubling RFSoC ADC Rate from 5 Gsps to 10 Gsps" канала Enclustra - Everything FPGA.
Яндекс.Метрика
Все заметки Новая заметка Страницу в заметки
Страницу в закладки Мои закладки
На информационно-развлекательном портале SALDA.WS применяются cookie-файлы. Нажимая кнопку Принять, вы подтверждаете свое согласие на их использование.
О CookiesНапомнить позжеПринять